This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03032048 A

(43) Date of publication of application: 12.02.91

(51) Int. CI

H01L 23/50 H01L 21/52

(21) Application number: 01167390

(22) Date of filing: 29.06.89

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:

SHINODA TOKUO

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To decrease the quantity of distortion arising in molding so as to reduce the breakdown of a semiconductor device by lessening the area of an island part within a lead frame where the semiconductor device than the bottom area of the semiconductor element.

CONSTITUTION: A semiconductor device 4 is placed at an island part 7, which has the area smaller than the bottom area of a semiconductor device 4, and after being connected electrically with a lead by a wire 6, this is molded with mold resin 14. By this constitution, the quantity of distortion arising by the difference of thermal expansion coefficient between the semiconductor device 4 and the island part 7 at the time of molding can be decreased, so the breakdown on the side of the semiconductor device 4 weak in mechanical strength can be reduced.

COPYRIGHT: (C)1991, JPO& Japio

⑩日本国特許庁(JP)

⑩特許出願公開

⑩ 公開特許公報(A) 平3-32048

(5) Int. Cl. 5

識別配号 广内整理番号

❸公開 平成3年(1991)2月12日

H 01 L 23/50

U 9054-5F A 8728-5F

審査請求 未請求 請求項の数 1 (全4頁)

❸発明の名称 半導体装置

②特 願 平1-167390

②出 願 平1(1989)6月29日

個発明者 信田

徳 雄

山形県酒田市大字十里塚字村東山166番地 3 東北エブソ

ン株式会社内

勿出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明相相

1. 発明の名称 半導体装置

2 . 特許請求の範囲

半導体素子を截置するリードフレーム中のアイ ランド部が、前記半導体素子の底面積よりも小さ いことを特徴とする半導体装置。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、半導体装置の構造に関する。

【発明の概要】

本発明は、半導体素子が設置されるアイランド 部の面積を、半導体素子の底面積よりも小さくす ることにより、モールド時、アイランド部と、半 導体素子の熱膨張係数の違いによって生ずる、ア イランド部と半導体素子間の変を小さくし、もっ て半導体素子の破損を低減するものである。 【従来の技術】

世来技術における半導体装置は、技術とその高信頼化・全自動化(応用技術出版株式会社発行、1988年5月29日発行)のP125等に記載されている。その概要は、搭載する半導体業子の大きさよりも、少なくとも片側数分の一ミリメートル以上を加えたアイランド部を有する。

(発明が解決しようとする課題)

 ある.

(課題を解決するための手段)

本発明の半導体装置は、半導体素子を載置する リードフレーム中のアイランド部の面積かつ、前 記半導体素子の底面積よりも小さいことを特徴と する。

(作用)

前送した様成によれば、モールド時、半導体素子とアイランド部の熱膨張係数の違いによって、半導体素子の膨張、収箱の度合と、アイランド部の膨張、収箱の度合が異なる為、両者の間には、歪が生ずるが、アイランド部の面積が、半導体素子の面積よりも大きいものに比べ、歪量を小さくできる。それゆえ、機械的強度が弱い半導体素子側の破損を促減できるものである。

{実施例}

以下本発明の実施例を図面に基づいて説明する。第1図は本発明の実施例を示す半導体装置の 断面図である。先ず本発明の半導体装置13の構 成について詳述すると、2はリードアイランド部

心臓部となるものである。5は、燐子であり、前 紀半進は菓子4の主表面に複数設けられるもので ある。6は、ワイヤであり、前記半導体素子4の 選子5と、所定のリード3とを電気的に接続する 為のものである。7は、アイランド部であり、半 導体素子4が截置されるもので、前記半導体素子 4の、底面積よりも小さい主表面積になってい る。8は、ヒートプロックであり、ワイヤポンデ ィング時に、半導体素子4、アイランド部7及び 「リード3を支持すると共に、それらを加熱するた めのもので、上下助可能になっている。9は、凹 部であり、ワイヤポンディング時に、前紀アイラ ンド郎7が入り込む大きさになっている。特に本 実施例では、ヒートプロック8によって、半導体・ 表子4の裏面外周部分を、直接支持(加熱)し得 るようになっている。10は、キャピラリーであ り、ワイヤポンディング時、ワイヤをガイドする 為のもので、図示しないポンディングアームに取 付けられている。11はワイヤであり、前紀キャ ピラリ10を通って、その先携部には、図示しな

を示し、リードフレーム2はリード3とアイランド部7とから構成されている。4は半導体素子でありアイランド部7に搭載されており、アイランド部7の面積は半導体素子4の底面積より小さく 形成されている。6はワイヤであり半導体素子4 の塊子5とリード3とを電気的に接続している。 14は半導体素子4、アイランド部7、リード3 およびワイヤ等をモールドする樹脂である。

次に本発明の半導体装置の製造装置及び製造方法について説明する。

第2回は、本発明の一実施例である半導体装置 の製造技術における、ワイヤボンディング装置 の、ボンディング部を示す機略断面回である。

第1図において、1は、図示しないワイヤボンディング装置の、ボンディング部を示す。2は、リードフレームを示し、ワイヤボンディング後のものである。3は、リードであり、後述するアイランド部を囲むように配置され、後述する半導体業子の内部と、その外部との導通をとる為のものである。4は、半導体業子であり、半導体装置の

い放電トーチによって、ポール 1 2 が形成されて いる

第1図において、半導体業子4の底面積よりも 小さい面積を有するアイランド部7に半導体素子 4を載置したものを、図示しないワイヤポンディ ング装置のポンティング部1に搬送する。ポンデ ィング部1において、ヒートプロック8が上昇 し、リード3、アイランド部7、さらに半導体素 子4の裏面外周部分を支持し、加熱する。リード 3、 及び半導体素子が所定温度まで加熱される と、先端にポール12が形成されたワイヤ11を 通したキャピラリ10が、第一ポンディング点で ある半導体素子4の増子5に向けて下降し、端子 5上にワイヤが圧着される。この時、鏡子5の下 には、アイランド部7がない状態であるが、その 部分は、ヒートブロック8に支持されている為、 半導体素子4の経面積よりも大きいアイランド部 に載置されたものと何ら変りなく、ワイヤがポン ディングされる。それゆえ、半導体素子に破損が 生じることを低減して、ワイヤポンディングでき

るものである.

ところで、第一ポンディング点としての第子5 .にワイヤがポンティングされると、キャピラリ1 0 は上昇した後、第二ポンディング点としてのり ード3側に移動して第二ポンディング点にワイヤ がポンティングされる。次にキャピラリ10が昔 干上昇した後、キャピラリ10の上方に設けられ たクランパ(図示せず)でワイヤ11をクランプ し、キャピラリ10と共にクランパが上昇して、 第二ポンディング点としてのリードろから、ワイ ヤが引きちぎられる。その後、キャピラリ10先 嬉から突出したワイヤ11に対し、図示しない放 電トーチからの放電で、ポール 1 2 が形成され、 次のポンディング点である増子5上方にキャピラ りが移動して、前紀と同様にしてワイヤボンディ ングが繰り返される。このようにして、周次ワイ ヤがポンディングされ、ワイヤボンディングが終 アナる.

次に、モールド工程でモールドされることになるが、第2図に示すように、アイランド部7の主

減できないこととなり、アイランド郎に比べて機 徳的強度が弱い半導体素子の破損が低減できると いう効果を有する。

また、前述したように、半導体素子が大型化しても、半導体素子に加わるモールド時の意を低減できる為、半導体素子が大きいものであっても、 半導体素子の破損を低減して、製造できるという 効果も有する。

4. 図面の簡単な説明

第1回は、本発明の一変施例である半導体装置 を示す、振略断面図。

第2図は、本発明の一実施例である半導体装置の製造技術における、ワイヤボンディング装置の、ボンディング郎を示す概略新面図。

- 1・・・ポンディング部
- 2 . . . リードフレーム
- 3 . . . 1 1
- 4・・・半導体第子

【発明の効果】

以上述べたように本発明によれば、半導体常子 が越緩されるアイランド部の面積を、半導体常子 の底面積よりも小さくしたことで、モールド時に 生ずる、半導体衆子とアイランド部の間の湿が低

5・・・増子

6 . . . 717


7・・・アイランド部8・・・ヒートプロック


13・・・単温体装置

14・・・モールド 樹脂

以 上

出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎(他1名)





第2回